

Campus: São José dos Campos		
Curso (s): BCC/ EC		
Unidade Curricular (UC): Arquitetura e Organização de Computadores		
Unidade Curricular (UC): <i>[nome da UC em inglês] Computer Architecture and Organization</i>		
Código da UC: 3519		
Docente Responsável: Thaína Aparecida Azevedo Tosta		Contato (e-mail): tosta.thaina@unifesp.br
Ano letivo: 2022	Termo: 4º	Turno/Turma: IA
Nome do Grupo/Módulo/Eixo da UC (se houver): -		Idioma predominante em que a UC será oferecida: (X) Português () English () Español () Français () Libras () Outro:
UC: (X) Fixa () Eletiva () Optativa	Oferecida como: (X) Disciplina () Módulo () Estágio () Outro:	Oferta da UC: (X) Semestral () Anual
Ambiente Virtual de Aprendizagem: (X) Moodle () Classroom () Outro: () Não se aplica		
Pré-Requisito (s) - Indicar Código e Nome (s) da (s) UC: 3518 - Circuitos Digitais		
Carga horária total (em horas): 72		
Carga horária teórica (em horas): 52	Carga horária prática (em horas): 20	Carga horária de extensão (em horas, se houver): -
Se houver atividades de extensão, indicar código e nome do projeto ou programa vinculado na Pró-Reitoria de Extensão e Cultura (ProEC): -		
Ementa: Organização de computadores: processador, memória, entrada/saída. Sistema de memória. Componentes da Unidade Central de Processamento (UCP): a unidade lógica e aritmética (ULA) e a unidade de controle. Conjunto de Instruções. Modos de Endereçamento. Arquitetura RISC e CISC. Noções de Linguagem de Máquina. Memória Cache. Pipeline. Arquiteturas Superescalares. Sistema Multiprocessado. Memória Virtual. Mecanismos de Entrada/Saída.		
Conteúdo programático: Classificação de Computadores: máquinas SISD, SIMD, MISD e MIMD. Visão geral de Arquitetura e Organização de Computadores: CPU, MMU, FPU, cache interna, cache externa, DRAM, barramento de dados/controlador de disco, HD, monitor, teclado. Sistema de Memória: classificação de memórias e implementação de células de memória SRAM e DRAM. Dispositivos Lógicos Programáveis: ROM, PLA, PAL, FPGA e CPLD. Unidade de Controle Hardwired/Microprogramada: monociclo, multiciclo, seqüenciador, microinstruções e implementação de controle hardwired e microprogramado. Conjunto de Instruções e Linguagem de Máquina: endereçamento de operandos, instruções de transferência de dados, instruções de manipulação de dados, instruções de controle de programa, interrupção de programa, conversão de linguagem de alto nível para linguagem de máquina e para binário. Modos de Endereçamento e codificação de instruções. Memória Cache: princípio da localidade, hierarquia de memória, função de mapeamento, memória CAM e políticas de escrita. Pipeline: conceitos fundamentais, conflitos estruturais, dependências de dados e de controle. Arquitetura Superescalar: conceitos fundamentais, algoritmo de Scoreboard, algoritmo de Tomasulo e previsão de desvio. Sistema de Interconexão: redes estáticas, redes dinâmicas, roteamento de mensagens, redes-emp. Sistema Multiprocessado: conceitos fundamentais, coerência de cache, protocolos snoopy e baseados em diretórios. Memória Virtual: objetivo/motivação, endereços físicos/virtuais, segmentação/paginação, tabelas de páginas, TLB (translation lookaside buffer) e MMU (memory management unit). Mecanismos de Entrada/Saída: tipos de periféricos, interface de E/S, E/S programada, E/S por interrupção, DMA (acesso direto à memória) e processadores de E/S.		
Objetivos:		
Gerais:		

Ao término desta unidade curricular, discentes deverão ser capazes de descrever e analisar os elementos constituintes de um sistema computacional (processadores, memórias e dispositivos de entrada/saída), identificando a relação entre um determinado hardware e a linguagem de máquina (software) correspondente. Os objetivos gerais são:

- Descrever o funcionamento de um sistema computacional através dos fundamentos da lógica digital;
- Descrever técnicas e arquiteturas computacionais empregadas na atualidade;
- Analisar e comparar o impacto de diferentes arquiteturas no desempenho de um sistema computacional.

Específicos:

- Definir e detalhar uma unidade central de processamento;
- Apresentar os conceitos de linguagem de máquina, as formas de endereçamento e o conjunto de instruções;
- Enfatizar o conceito de hierarquia de memória com suas diferentes funções e medidas de desempenho;
- Apresentar os principais mecanismos para a realização de operações de entrada e saída;
- Apresentar técnicas e arquiteturas que podem ser utilizadas para melhorar o desempenho de um sistema computacional, abordando assuntos relacionados à pipeline, previsão de desvio, arquiteturas superescalares e multiprocessamento.

Metodologia de ensino:

Esta unidade curricular será baseada em aulas expositivas com o auxílio de quadro branco e de projetor multimídia. A participação em sala de aula será estimulada por meio da realização de projetos de alguns sistemas digitais. Esses projetos serão realizados tanto em sala de aula como extra-classe e deverão ser desenvolvidos utilizando uma plataforma de trabalho específica que permita o desenvolvimento de projetos digitais bem como a realização de simulações para verificar a funcionalidade dos circuitos projetados.

Avaliação:

Provas individuais: duas provas escritas e discursivas (10 pontos cada), com média de peso 5;

Trabalho avaliativo em grupos: apresentação de seminário com tema relacionado à disciplina e de livre escolha (10 pontos), com peso 5.

A nota final (NF) será definida por:

$$NF = \frac{5 (\text{media}(\text{prova1}, \text{prova2})) + 5 \text{ trabalho avaliativo}}{10}$$

Bibliografia:

Básica:

1. Organização e Projeto de Computadores: A Interface Hardware/Software. David A.

Patterson e John L. Hennessy. Editora Campus. ISBN: 8535215212, 2005.

2. Fundamentos de Arquitetura de Computadores. Raul Fernando Weber. Série Livros Didáticos – 08. Editora Bookman. ISBN: 9788577803101, 2008.

3. Organização Estruturada de Computadores. Andrew S. Tanenbaum. Editora PrenticeHall. ISBN: 8576050676, 2006.

4. Computer Organization and Architecture. William Stallins. Pearson. ISBN-13: 978-0134101613 ISBN-10: 0134101618.

Complementar:

1. Arquitetura de Computadores: Uma abordagem Quantitativa. John L. Hennessy e David A. Patterson. Editora: Campus. ISBN: 8535211101, 2003.

2. Arquiteturas Paralelas. César A. F. de Rose, Philippe O. A. Navaux. Série Livros Didáticos – 15. Editora Bookman. ISBN: 9788577803095, 2008.

3. Logic and Computer Design Fundamentals. M. Morris Mano e Charles L. Kime. Editora Prentice-Hall. ISBN: 013198926X, 2007.

4. Digital Design and Computer Architecture. David M. Harris e Sarah L. Harris. Editora Elsevier. ISBN: 9780123704979, 2007.

5. VHDL: Descrição e Síntese de Circuitos Digitais. Roberto D'Amore. Editora LTC. ISBN: 8521614527, 2005.

6. Computer Organization and Design ARM Edition: The Hardware Software Interface. David A. Patterson, John L. Hennessy. Elsevier. ISBN-13: 978-0128017333. ISBN-10: 0128017333.

Cronograma (sujeito a modificações):

Semana 1: Apresentação da UC e Conceitos introdutórios

Semana 2: Conjuntos de instruções

Semana 3: Modos de endereçamento

Semana 4: Arquitetura MIPS e Organização MIPS

Semana 5: MIPS multiciclo

Semana 6: Pipeline MIPS

Semana 7: Semana Nacional de Ciência e Tecnologia

Semana 8: Dependência de dados e Sistemas superescalares

Semana 9: Prova 1

Semana 10: Hierarquia de memória e Mapeamento de memória cache

Semana 11: Memória interna e Memória externa

Semana 12: Entrada e saída

Semana 13: Sistemas operacionais

Semana 14: Processamento paralelo e Unidades de processamento gráfico de uso geral

Semana 15: Prova 2

Semanas 16-18: Apresentação do trabalho avaliativo